24小时咨询电话    

18983773515


面向就业线下硬件培训

undefined  



面向就业 硬件培训 线下面授

PCB培训教程之Cortex-A8叠层与阻抗设计

发表时间:2016-05-31 20:31作者:德力威尔王术平来源:德力威尔硬件培训中心网址:http://www.deliweier.com

力威尔原创,版权所有,转载请注明出处。浏览标签:PCB培训,PCBLayout培训,PCB工程师培训,ARM培训,Linux培训,嵌入式培训,嵌入式软硬件综合培训


                     PCB培训教程之 Cortex-A8之AM3358板层及阻抗设计

                                                          (德力威尔原创)


一、叠层设计


PCB培训_ARM培训_Linxu培训_德力威尔

   

    PCB总厚度:1.539mm(1.6mm±0.1mm)。


二、技术指标

2.1、板名:AM3358BZCZA100核心板(主频1GHZ)

2.2、板厚:1.6±0.1mm

2.3、材质:FR4,高TG:IT180A(TG170)

2.4、阻焊:深绿色阻焊漆,塞孔,有铅,焊盘沉金

2.5、丝印:白色

2.6、板子为8层板;最小线宽为0.127mm;最小线距为0.127mm;无盲埋孔;最小通孔:内径/外径=Ф0.20mm/Ф0.4 mm。

2.7、L1、L3、L6、L8为走线层;L2、L4、L5、L7为参考层。


三、阻抗匹配仿真图

3.1、L1、L8层覆盖微带线单端阻抗匹配计算方法(50Ω±10%):

PCB培训_ARM培训_Linxu培训_德力威尔

                                                      (图1)


3.2、L3、L6层吸收带状线单端阻抗匹配计算方法(50Ω±10%):

PCB培训_ARM培训_Linxu培训_德力威尔

                                                      (图2)


3.3、L1、L8层覆盖微带线差分阻抗匹配计算方法(100Ω±10%):

PCB培训_ARM培训_Linxu培训_德力威尔

                                                     (图3)


3.4、L3、L6层吸收带状线差分线阻抗匹配计算方法(100Ω±10%):

PCB培训_ARM培训_Linxu培训_德力威尔

                                                      (图4)


3.5、L1、L8层覆盖微带线差分阻抗匹配计算方法(90Ω±10%):

PCB培训_ARM培训_Linxu培训_德力威尔

                                                      (图5)

3.6、L3、L6层带状线差分线阻抗匹配计算方法(90Ω±10%):

PCB培训_ARM培训_Linxu培训_德力威尔

                                                       (图6)


四、阻抗匹配明细表

标称阻抗

阻抗类型

所在板层

参考平面

线宽

(mm)

间距

(mm)

铜厚

(uM)

要求阻抗值

(Ω)

公差(Ω)

备注

单端

L1/L8

L2/L7

0.15

/

0.047

50

±5


单端

L3/L6

L2/L4,L5/L7

0.135

/

0.035

50

±5


差分

L1/L8

L2/L7

0.127

0.254

0.035

100

±5


差分

L3/L6

L2/L4,L5/L7

0.127

0.37

0.035

100

±5


差分

L1/L8

L2/L7

0.127

0.137

0.035

90

±5


差分

L3/L6

  /L4,L5/L7

0.127

0.177

0.035

90

±5


仿真阻抗

阻抗类型

所在板层

参考平面

线宽

(mm)

间距

(mm)

铜厚

(uM)

仿真阻抗值

(Ω)

公差(Ω)

备注

单端

L1/L8

L2/L7

0.15

/

0.047

50.37

±0.5

图1

单端

L3/L6

L2/L4,L5/L7

0.135

/

0.035

50.09

±0.5

图2

差分

L1/L8

L2/L7

0.127

0.254

0.035

100.04

±0.5

图3

差分

L3/L6

L2/L4,L5/L7

0.127

0.37

0.035

100.21

±0.5

图4

差分

L1/L8

L2/L7

0.127

0.137

0.035

90.09

±0.5

图5

差分

L3/L6

  /L4,L5/L7

0.127

0.177

0.035

90.06

±0.5

图6

       

    以上叠层设计和阻抗匹配设计为公司内部设计,可作为制板厂商参考。制板厂商可根据工艺要求作适当修改,以达到阻抗匹配要求,但制板厂商所做的修改需得到我司的确认后,方可实施。   


关于更多的PCB培训,PCB设计培训,电路板设计培训,电路板培训,PCB板培训,PCB工程师培训,学习PCB设计,学习电路板设计,PCBLayout培训,Allegro培训,Cadence培训,PADS培训,Mentor培训,AD培训,Altium designer培训技术资料,请参考德力威尔王术平的其他技术文章或者登陆德力威尔电子工程师培训中心官方网站浏览。


德力威尔硬件工程师培训中心

Copyright@德力威尔●王术平

手机:18983773515    QQ/微信:710068499

                     可进入德力威尔官网www.deliweier.com获取更多精彩内容!




联系我们
 
 
 
 
 联系方式
电话客服一:18983773515
电话客服二:13816788648
24小时热线:18983773515